REST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-349731

(43) Date of publication of application: 22.12.1994

(51)Int.CI.

H01L 21/20 H01L 21/02

(21)Application number : **05-133044**

(71)Applicant: NEC CORP

(22)Date of filing:

03.06.1993

(72)Inventor: MORI KAZUO


SUGAO SHIGEO


(54) MANUFACTURE OF HYBRID SEMICONDUCTOR-LAMINATED STRUCTURE


(57)Abstract:

PURPOSE: To remarkably reduce the heat-treating temperature at the time of forming a III-V compound semiconductor layer on a IV or III-V group lattice-unmatching substrate by a joining method.

CONSTITUTION: A GaAs buffer layer 2 and first InP contact layer 3 are successively formed on an Si substrate 1. On the other hand, an InGaAs spacer layer 5, InP device layer 6, second contact layer 7 are successively formed on an InP substrate 4. Then the laminated-structures on the substrates 1 and 4 are put together by putting the first and second InP contact layers 3 and 7 upon another and the layers 3 and 7 are stuck to each other under a pressure while they are subjected to heat treatment. Finally, the surface of the







device layer 6 is exposed by removing the substrate 4 and spacer layer 5.

LEGAL STATUS

[Date of request for examination]

03.06.1993

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2624119

[Date of registration]

11.04.1997

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

11.04.2003

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平6-349731

(43)公開日 平成6年(1994)12月22日

(51) Int.CL5 H0 1 L 21/20 鐵別配号

庁内整理番号 P I 8122-4M 技術表示體所

21/02

В

(21) 山獺番号

特顯平5-133044

(22)出題日

平成5年(1993)6月3日

(71)出顧人 000004237

日本俄気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 森 一男

東京都港区芝五丁目7番1号 日本電気株

式会社内

(72) 発明者 菅生 紫男

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)


(54) 【発明の名称】 複合型半導体積層構造の製造方法


(57)【要約】

【目的】 「V族あるいは」「! - V族格子不整合基板上に」「! - V族化合物半導体層を接合法で形成する際の熱処理温度を大幅に低減する。

【構成】 Si基板1上にGaAsバッファ層2. 第一のInPコンタクト層3を頻次形成する。一方. InP基板4上にはInGaAsスペーサ層5、InPデバイス層6、第二のInPコンタクト層7を腐次形成する。次にSi基板1およびInP基板4上の積層構造を第一および第二のInPコンタクト層3. 7を介して表面同士で重ね合わせ、熱処理を行いながら圧着する。最後にInP基板4およびInGaAsスペーサ層5を除去してInPデバイス層6の表面を露出させる。







特関平6-349731

【特許請求の範囲】

【請求項1】 第一の半導体基板上に直接、あるいは第 一の【!!-V族化合物半導体層を挟んで第一の【n系 | I I - V族化合物半導体コンタクト層を成長する工程 と、第二の半導体基板上に直接、あるいは第二の【!! - V族化合物半導体層を挟んで第二の【n 系! 】 | - V 族化合物半導体コンタクト層を成長する工程と、前記第 一. および第二の[n系] [i - V族化合物半導体コン タクト層を介して前記第一、および第二の半導体基板上 の積層構造どうし圧者する工程とを少なくとも有するこ 10 体基板上の積層構造どうしを圧着する工程とを少なくと とを特徴とする複合型半導体補層構造の製造方法。

1

【請求項2】 第一の半導体基板上に直接、あるいは第 一の【!!-V族化合物半導体層を挟んで第一の【n系 ! II-V族化合物半導体層を成長する工程と、第二の 半導体基板上に直接、あるいは第二の【!!-V族化合 物半導体層を換んで第二の【n系!【【-V族化合物半 導体層を成長する工程と、前記第一および第二のIn系 ! III-V族化合物半導体層からV族元素を熱的に蒸発 させてそれぞれ第一および第二の『n系金属コンタクト 属コンタクト層を介して前記第一、および第二の半導体 基板上の積層構造どうしを圧着する工程とを少なくとも 有することを特徴とする複合型半導体積層構造の製造方

【請求項3】 請求項2に記載の復合型半導体債層構造 の製造方法において、第一、および第二の「n系」「1 -V族化合物半導体層がともに!nP層であることを特 徴とする複合型半導体補層構造の製造方法。

【請求項4】 請求項2に記載の復合型半導体債層構造 タクト層を融点以上に保持する、または前記第一および 第二のin系金属コンタクト層に超音波振動を与える、 またはこれらの手段を併用することで前記第一および第 二の【n系金属コンタクト層を溶融しながら前記第一、 および第二の半導体基板上の補層構造どうしを圧着する ことを特徴とする複合型半導体積層構造の製造方法。

【語求項5 】 語求項2に記載の復合型半導体積層構造 の製造方法において、第一または第二の「n系」」| -V族化合物半導体層のいずれか一方のみ!n 系金属コン !n系!!!-V族化合物半導体層のいずれか一方のみ 成長を行い、「n系金属層コンタクト層に変換した後に 前記第一、および第二の半導体基板上の積層構造どうし を圧着することを特徴とする複合型半導体積層構造の製 造方法。

【諸求項6】 第一の半導体基板上に直接、あるいは第 一のIII-V族化合物半導体層を挟んで第一のIn系 ! II-V族化合物半導体コンタクト層、!!I-V族 化合物半導体デバイス層を順次成長する工程と、前記)

する工程と、第一の半導体基板および第一の! I I - V 族化合物半導体層を除去し、第一の『n系』』【-V族 化合物半導体コンタクト層表面を露出する工程と、第二 の半導体基板上に直接、あるいは第二の!!!- V族化 台物半導体層を兼んで第二の!n系ll!-V族化合物 半導体コンタクト層を成長する工程と 前記表面が露出 した第一の「n系!!! - V族化合物半導体コンタクト 層および前記第二の!n系【!! - V族化合物半導体コ ンタクト層を介して前記支持基板および前記第二の半導 も有すことを特徴とする複合型半導体積層構造の製造方 紶

【請求項7】 請求項6に記載の復合型半導体積層構造 の製造方法において、第一の半導体基板上に形成された |福譽構造最上層の!!!- V族化合物半導体デバイス層 上に支持基板を接着する工程が、前記【!!-V族化合 物半導体デバイス層上に第三の!n系【!!-V族化合 物半導体コンタクト層を成長する工程と、前記支持基板 上に直後、あるいは第三の【!!-V族化合物半導体層 層に変換する工程と、前記第一、および第二のIn系金 20 を挟んで第四のIn系!II-V族化合物半導体コンタ クト層を成長する工程と、前記第三、および第四の! n 系II!-V族化台物半導体コンタクト層を介して前記 第一の半導体基板、および支持基板上の積層機造どうし を圧着する工程から少なくとも構成されることを特徴と する複合型半導体補層構造の製造方法。

【請求項8】 請求項6に記載の復合型半導体積層機造 の製造方法において、第一の半導体基板上に形成された 福層構造最上層の『『『-V族化合物半導体デバイス層 上に支持基板を接着する工程が、前記Iii-V族化合 の製造方法において、第一および第二の | n 系金属コン 30 物半導体デバイス層および前記支持基板の少なくとも一 方の表面に有機接着性物質層を形成する工程と、前記有 機接着性物質層を介して前記第一の半導体基板上の荷層 構造、および前記支持基板どうしを圧着する工程から少 なくとも構成されることを特徴とする複合型半導体論層 模造の製造方法。

【請求項9】 請求項1又は請求項2又は請求項6に記 献の複合型半導体論層構造の製造方法において、第一及 び第二の半導体基板、また請求項6ではさらに支持基板 がそれぞれ! II-V族化合物半導体量板あるいは! V タクト層に変換するか、あるいは前記第一または第二の 40 族半導体基板のいずれかであることを特徴とする複合型 半導体補層構造の製造方法。

【請求項10】 第一の【V族半導体基板上に【V族デ バイス層を形成する工程と、一部に【V族半導体結晶表 面が露出した開口部を設ける工程と、前記開口部に露出 した前記!V族半導体結晶表面上に直接、あるいは第一 の
III・V族化合物半導体バッファ層を挟んで第一の !n系!!!-V族化合物半導体コンタクト層を成長す る工程と、第二の!V族半導体基板上に直接、あるいは 第二の111-V族化合物半導体バッファ層を換んで1 Ⅰ-V族化合物半導体デバイス層上に支持基板を接着 50 ⅠⅠ-V族化合物半導体デバイス層および第二のⅠn系

http://www4.ipdl.ncipi.go.jp/tjcontentbsen.ipdl?N0000=21&N0400=image/gif&N0401=/N... 4/24/2006

(3)

!II-V族化合物半導体コンタクト層を成長する工程 と、島状に形成したマスクパターンを用いたエッチング によってメサを形成する工程と、前記マスクパターンを 除去した後、前記第一の【n系】!】-V族化合物半導 体コンタクト層、および前記メサ上部に残る第二の! n 系 I I ! - V族化合物半導体コンタクト層を介して前記 第一、および第二の! V族半導体基板上の前層構造どう しを圧者する工程とを少なくとも有することを特徴とす る複合型半導体積層構造の製造方法。

3

は請求項10に記載の複合型半導体積層構造の製造方法 において、「n系!!!-V族化合物半導体コンタクト 層がInP層、InAs層、InSb層のいずれかであ り、300℃以上に加熱しながら二つの半導体量板上の **満層構造どうしを圧者することを特徴する彼台型半導体** 補層構造の製造方法。

【請求項12】 請求項1又は請求項6又は請求項7又 は諸求項10に記載の複合型半導体積層構造の製造方法 において、「n系!!! - V族化合物半導体コンタクト 層がInSb層であり、前記!nSb層をその融点52 5°C以上で短時間加熱溶融しなから二つの半導体基板上 の債層機造どうしを圧着することを特徴とする複合型半 導体積層構造の製造方法。

【請求項13】 請求項1又は請求項6又は請求項7又 は請求項10に記載の複合型半導体積層構造の製造方法 において、「n系!!! - V族化合物半導体コンタクト 層がInSb層であり、前記inSb層のみに吸収され 得る波長の光を照射することで、前記InSb層のみを 融点525℃以上で加熱溶融しながら二つの半導体基板 半導体補磨構造の製造方法。

【請求項14】 請求項6又は請求項7又は請求項10 に記載の複合型半導体補層構造の製造方法において、! n系IIIーV族化合物半導体コンタクト層を成長後、 V族元素を熱的に蒸発させる方法で前記!n系III-V族化合物半導体コンタクト層を!n系金属コンタクト 層に変換してから、前記【n系金属コンタクト層を介し て二つの半導体基板上の積層構造どうしを圧者すること を特徴とする複合型半導体積層構造の製造方法。

【発明の詳細な説明】

$\{0001\}$

【産業上の利用分野】本発明は「V族あるいは【【!-V族格子不整合基板上の高品質な!II-V族化合物半 導体単結晶層を有する彼合型半導体積層構造の製造方法 に関する。

[0002]

【従来の技術】現在、! V族あるいは【!! | - V族格子 不整合基板上のヘテロエピタキシャル成長、中でもS! に代表される I V族半導体単結晶基板上にGaAsや! n.Pに代表される!!! - V族化合物半導体単結晶薄膜 50

を形成する試みが活発に行われている。これは、このよ うな薄膜棒造が形成できると、!!I-V族化合物半導 体高機能素子を安価なSi蟇板上に作製でき、またS・ の高い熱伝導率によって光素子等の性能向上が期待でき るためである。さらにSi超高集績回路と!! I-V族 化合物半導体超高速素子や光素子を同一基板上に形成で きるため、新しい高級能素子の開発が予測されるからで ある。

【0003】ところでSi墓板上に形成した! II-V 【語求項11】 請求項1又は請求項6又は請求項7又 10 族化合物半導体薄膜を素子作製に応用するためには結晶 品質の向上が重要である。例えば雑誌「ジャパニーズ・ ジャーナル・オブ・アプライド・フィジクス(Jpn. J. Appl. Phys.) j 第24卷第6号(198 5年) の第1391-393頁に説明されている「二段 階成長」を用いれば、全量板面内で【【! 族とV族の配 列の位相がそろったシングル・ドメイン単結晶薄膜が確 実に得られ、また従来の直接成長に比べ結晶性も向上す る。これは低温でまず薄い多緒晶もしくは非晶質のバッ ファ層を堆積した後、通常の成長温度で単結晶薄膜を成 20 長させる方法であり、低温バッファ層は昇温する間にア ニールされて単結晶化する。しかしSi基板上に例えば GaAsを成長した場合、S1/GaAs界面にはその 格子不整合率から予測されるよりもはるかに多くの転位 や積層欠陥が発生し、さらにその一部は容易に上層まで 伸びて貢運転位となる。二段階成長法による場合の転位 密度は数μm厚の成長表面で約10° cm~ にも達す

【0004】そこで導入されたのが歪起格子中間層や熱 サイクルアニール法で、これらによって約10°cm 上の積層構造どうしを圧着することを特徴とする複合型 30 - 1 まで転位密度は急速に改善された(雑誌「アプライ ド・フィジクス・レター(Appl. Phys. Let t.) 」第54巻第1号(1989年)の第24-26 頁) しかしながら約10° cm * を下回る結果は容 易には得られず、その原因としてSi墓板とill-V 族化合物半導体との熱膨張係数差の問題が指摘された (雑誌「アプライド・フィジクス・レター (App!. Phys. Lett. }」第56巻第22号 {1990 年) の第2225-2227頁)。即ち熱サイクルアニ ールの導入などによって成長温度 (650℃) において 40 は10' cm ' 以下まで転位密度は減少しているが、 成長後の冷却中(450℃程度以下)に熱膨張係教差に よるストレスによって10°cmで台の転位が導入さ れるというものである。これはS!墓板との界面付近に 多数残留する転位が熱歪によって上昇していくためと考 えられている。

> 【0005】以上の様な問題はS、との格子定數差が8 %と大きいSi上の!nP成長でより顕著であり、転位 密度はいまだ約10′cm²・と高い(雑誌「ジャーナ ル・オブ・クリスタル・グロース(J. Crystal Growth) J 第99巻 (1990年) の第365

-370頁)。また残容熱歪が大きいと作製した発光デ バイスに高密度の電流を注入した際にも欠陥の増殖を招 き寿命を著しく低下させる要因となるため問題である。 【0006】一方、格子定敷等の異なる材料を積層する 他の方法としては、異種華板同士を直接接着させる方法 があり、S!墓板同士の直接接着法はすでに盛んに研究 が行われている。!!!- V族化合物半導体についても 最近になってGaAsとInPを熱処理によって直接接 君させ、GaAs基板上にInP系の半導体レーザーを 作製した結果が報告された(雑誌「アプライド・フィジ 10 クス・レター (Appl. Phys. Lett.)」第 58巻第18号(1991年)の第1961-1963 頁)。この場合、GaAsとInPの格子不整合に基づ く転位が接合界面に発生するが、バーガースペクトルの 方向が界面に平行な刃状転位であるため界面のみに閉じ 込められ、上下の結晶層には頁通してとない。

【0007】更に、Siと化合物半導体基板を接着、一 体化して基板を作製する方法の例が特開昭61-182 215号公報. 特関昭61-183915号公報. 特関 平2-194519号公報に記載されている。

[0008]

【発明が解決しようとする課題】! V族あるいは !!! -V族格子不整合基板上に高品質な I I ! - V族化合物 半導体単縮晶層を得るために採用された上記従来技術の 問題点を考えてみる。

【0009】前述のように【V族あるいは!】【-V族 格子不整合基板上に!!【-V族化合物半導体単結晶層 を直接へテロエビタキシャル成長する方法では、転位窓 度がいまだ高く、また特に熱膨張係敷差の大きいSュ上 の成長では残留熱歪が大きいという問題がある。

【①①10】一方、異種墓板同士を直接接着させる方法 では、格子不整合に基づく転位は接合界面のみに閉じ込 められるため結晶品質に関しては原理的に問題がないと 考えらえる。

【りり11】ところで前記GaAsとInPを熱処理に よって直接接着させる従来技術では、650℃で30分 という高温かつ比較的長い時間の熱処理を必要とした。 ごく最近、450℃程度の比較的低温の熱処理でも直接 接着できるという報告もされたが(「電子情報通信学会 技術研究報告」OQE92-147(1992年))、 界面での電気抵抗を十分低く押さえるにはやはり?()() ℃の高温を必要とした。

【0012】さらにS:とGaAs、InP等のIii -V結晶とを接着するには、S:同士の接着において昇 面ボイドが消失した良好な接着に1000℃程度以上の 高温が必要である字からこの場合にはGaAsとInP の接着よりもさらに高温の熱処理を必要とすることが予 潮される。

【0013】さてS:集積回路と「II-V族化合物半

荷回路パターンがすでに完成した後にプロセス温度40 O C以下で!II-V族化合物半導体層を形成する必要 がある。これは800℃以上のS!高温プロセスの前に Siに対して伝導性不純物となり、かつ相互熱拡散しや すい【!!-V族化合物半導体層を形成しておくことが できないためである。また既存の確立したSェブロセス をそのまま活かすには通常3層程度のA!多層配象まで 完成した後に I I ! - V族化合物半導体層を形成するの が望ましいためである。この場合、Alの融点およびA 」とS」との反応を考慮すると、400℃程度以下で! ! I-V族化合物半導体層を形成する必要がある。した がって従来の高温での直接ヘテロエビタキシャル成長お よび高温での直接接着法はS!集積回路の破壊につなが るため適用することができない。

【0014】また熱処理温度が高いと熱膨張係数差が大 きいため冷却中に大きな熱歪みが発生し、さらに欠陥の 発生また増殖を招く恐れもある。

【10015】本発明の目的はこのような従来技術の欠点 を克服し、プロセスに要する温度を低温化することによ 20 り【V族あるいは!!! - V族格子不整合基板上に高品 質な【!!-V族化合物半導体単結晶層を有する複合型 半導体補層構造を製造する方法を提供することにある。

【課題を解決するための手段】請求項1の発明によれ は、第一の半導体基板上に直接、あるいは第一の【!! -V族化合物半導体層を挟んで第一のIn系 III-V 族化合物半導体コンタクト層を成長する工程と、第二の 半導体基板上に直接、あるいは第二の【!!-V族化合 物半導体を挟んで第二の【n系(l I - V 族化合物半導 30 体コンタクト層を成長する工程と、前記第一および第二 の「血系!!」-V族化合物半導体コンタクト層を介し て前記第一、および第二の半導体基板上の補層構造どう しを圧者する工程とを少なくとも有することを特徴とす る複合型半導体積層構造の製造方法が得られる。

【0017】また請求項2の発明によれば、第一の半導 体基板上に直接. あるいは第一の! I I - V族化合物半 導体層を挟んで第一の!n 系!!! - V族化台物半導体 層を成長する工程と、第二の半導体基板上に直接、ある いは第二の「II-V族化合物半導体層を挟んで第二の !n系!!! - V族化合物半導体層を成長する工程と、 前記第一および第二の「丸系」」」- V族化合物半導体 層からV族元素を熱的に蒸発させてそれぞれ第一および 第二の! n 承金属コンタクト層に変換する工程と、前記 第一、および第二の1m系金属コンタクト層を介して前 記第一、および第二の半導体基板上の積層構造どうしを 圧着する工程とを少なくとも有することを特徴とする復 台型半導体領層構造の製造方法が得られる。また圧着す る工程において、第一および第二の「自系金属コンタク ト層を融点以上に保持する。または前記第一および第二 導体素子を同一基板上に形成しようとする場合。Si集=50=のIn系金属コンタクト層に超音波振動を与える。また

はこれらの手段を併用することを特徴とする。または前 記第一および第二の!n系金属コンタクト層を溶融しな がら前記第一、および第二の半導体基板上の積層構造ど うしを圧者する場合には第一または第二の「n系」」「 ´-V族化合物半導体層のいずれか一方のみ!n系金属コ ンタクト層に変換するか、あるいは前記第一または第二 の『n系!!』- V族化合物半導体層のいずれか一方の み成長を行い、「自系金属コンタクト層に変換した後に 前記第一、および第二の半導体基板上の論層構造どうし を圧着することを特徴とする。

【0018】また請求項6の発明によれば、第一の半導 体量板上に直接、あるいは第一の!II-V族化合物半 導体層を挟んで第一の!4.系!!!- V族化合物半導体 コンタクト層、【!!-V族化合物半導体デバイス層を 順次成長する工程と、前記【「!-V族化合物半導体デ バイス層上に支持基板を接着する工程と、第一の半導体 基板および第一の!!!- V族化合物半導体層を除去 し、第一の!n系!!! - V族化合物半導体コンタクト 層表面を露出する工程と、第二の半導体基板上に直接、 二の【n系!【【-V族化合物半導体コンタクト層およ び前記第二の【n系!!! - V族化合物半導体コンタク ト層を介して前記支持基板および前記第二の半導体基板 上の積層構造どうしを圧着する工程とを少なくとも有す ることを特徴とする複合型半導体論層構造の製造方法が 得られる。また支持基板を接着する工程が、前記【!! - V族化合物半導体デバイス層上に第三の i n 系 I ! i - V 族化合物半導体コンタクト層を成長する工程と、前 記支持基板上に直接、あるいは第三の【!!-V族化台 物半導体層を挟んで第四の【n系】【【-V族化合物半 導体コンタクト層を成長する工程と、前記第三、および 第四の!n系【【!-V族化合物半導体コンタクト層を 介して前記第一の半導体基板、および支持基板上の論層 構造どうしを圧着する工程から少なくとも構成されるこ とを特徴とする。またさらに支持基板を接着とする工程 が、前記!!【-V族化合物半導体デバイス層および前 記支持基板の少なくとも一方の表面に有機接着性物質層 を形成する工程と、前記有機接着性物質層を介して前記 第一の半導体基板上の補層構造、および前記支持基板ど 徴とする。

【0019】以上、本発明によれば第一及び第二の半導 体量板、さらに支持基板がそれぞれ【【!-V族化合物 半導体基板あるいは!V族半導体基板のいずれかである ことを特徴とする彼台型半導体補層構造の製造方法が得 **られる。**

【0020】さらに請求項10の発明によれば、第一の ! V族半導体基板上に! V族デバイス層を形成する工程 と、一部に「V族半導体結晶表面が輩出した関口部を設

晶表面上に直接。あるいは第一の i II-V族化合物半 導体バッファ層を挟んで第一の!n系I!!-V族化台 物半導体コンタクト層を成長する工程と、第二のIV族 半導体基板上に直接、あるいは、第二の!!! - V族化 合物半導体バッファ層を挟んで!!I-V族化合物半導 体デバイス層および第二の【☆系】【【-V族化合物半 導体コンタクト層を成長する工程と、島状に形成したマ スクパターンを用いたエッチングによってメサを形成す る工程と、前記マスクターンを除去した後に、前記第一 10 の『n系』』『-V族化合物半導体コンタクト層」およ び前記メザ上部に残る第二の!n系【【!-V族化合物 半導体コンタクト層を介して前記第一、および第二の! V族半導体基板上の滑層構造どうしを圧者する工程とを 少なくとも有することを特徴とする複合型半導体積層機 造の製造方法が得られる。

【0021】以上、本発明によれば、In系! I I - V 族化合物半導体コンタクト層が!nP層、inAs層、 in Sb層のいずれかであり、300℃以上に加熱しな がら二つの半導体基板上の積層構造どうしを圧着すると あるいは第二の1!!- V族化合物半導体層を挟んで第 20 とを特徴とする。また! n 系!!!- V族化合物半導体 コンタクト層がInSb層であり、前記!nSb層を融 点525℃以上で短時間加熱溶融する。また前記InS り層のみに吸収され得る波長の光を照射することで、前 記InSb層のみを融点525℃以上で加熱溶融しなが ち二つの半導体基板上の積層機造どうしを圧着すること を特徴とする複合型半導体積層構造の製造方法が得られ

> 【0022】または、本発明において、「血系】」!-V族化合物半導体コンタクト層を成長後、または前記す n系 I I I - V族化合物半導体コンタクト層を I n系金 属コンタクト層に変換してから、前記In系金属コンタ クト層を介して二つの半導体基板上の積層構造どろしを 圧着することを特徴とする複合型半導体補層機造の製造 方法が得られる。

[0023]

【作用】直接接着のメカニズムとしては、硫酸系液によ る表面処理によって親水性表面が形成され、ことに吸着 されたOH基同士の水素結合によってまず弱く接着し、 次いで熱処理を施す過程で脱水縮台反応が起こり強く接 うしを圧着する工程から少なくとも構成されることを特 40 着すると考えられている。従って酸素との結合がより弱 い原子を構成要素とする基板を用いれば脱水縮合反応が より低温で起き、熱処理温度を低下させることができ る。即ち表面の自然酸化験の蒸発に850℃以上の高温 を必要とするSiよりも600で程度のGaAsの方 が、さらに500°程度以下とより低温でよいInPや 「nAs、またInSbなど」n系化合物半導体を用い た方がより低温で接着することができる。

【0024】またボイドのない高い密着性と良好な電気 特性を得るには表面平坦性が重要であるが、原子の表面 ける工程と、前記期口部に露出した前記!Ⅴ族半導体結 50 マイグレーションに1000℃以上の高温を必要とする

16

Siや、650℃以上を必要とするGaAsに比べ、! n系化合物半導体では500℃以下でもマイグレーショ ンによる質量移動が起きるため、界面の多少の陰間はこ れが埋めてくれる。

9

【0025】以上のようにIn系化合物半導体ではより 低温での接着が可能である。そこで他の!V族あるいは !n系以外のII!-V族化合物半導体同士を接着する 場合でも接着表面に薄いIn系化合物半導体層を予め形 成しておけば、接着温度を全て低温化できる。

【0026】また「n系化合物半導体の中でもInSb 10 ができる (請求項6の発明の製造方法)。 の場合は融点が525℃でA!の融点。660℃よりも 低いため、フラッシュアニールなど極く短時間の処理で 瞬時に溶融、接着でき、A1配線などへの影響を最小限 に抑えることができる。

【0027】さらに!nSbのエネルギーバンドギャッ プは(). 18e Vと! V族および! II-V族化合物半 導体の中で最も小さく、また融点も最も低い。そとで! nSbのみに吸収される適当な波長の光を照射すれば! nSbのみを加熱、溶融して接着することもできる。 (以上、請求項1の発明の製造方法)。

【0028】さらに低温での接着を可能とするには界面 に低融点の金属を挟めばよい。 中でも例えば金属 Inは 弾性率が小さく、さらに融点が約157℃と非常に低い ため理想的である。熱膨張係数差が大きいSiとI!! - V族化合物半導体とを接着する場合でも、金属 I n を 挟めば熱処理後の冷却中に融点付近まで液状の金属!n 中間層によって熱歪をほぼ100%吸収できるという利 点がある。

【0029】この金属 [n層の形成方法であるが、] n 系半導体結晶層からV族元素を脱離させることで 1 n 系 30 半導体層を「n系金属層に変換できる。」nPやInA sなど!n系結晶では、表面からのPやAsの脱離が極 めて容易に起こる字を利用しており、中でも!n.P表面 からのPの脱離は、Ga系結晶、例えばGaAs表面か ちのAsの脱離に比べてその脱離速度定数が2~3桁も 大きい。接合する2つの付斜表面に形成した薄い In P 層のうち、少なくとも一方を金属!血層に変換する、あ るいは接合する2つの材料表面のうち一方のみに薄い! nP層を形成し、金属!n層に変換した後、inの融点 157℃以上に加熱するか超音波振動を与えるなどしな 40 機金属気相成長法 (MOCVD法) を用いた。 がら押さえ、金属! n層を介して圧着すればよい (請求 項2の発明の製造方法).

【0030】結晶基板上の厚いエピタキシャル成長層の 表面を接着表面に用いる場合、表面欠陥の発生やモホロ ジーの劣化などのため十分な表面平坦性が確保できない 場合が考えられる。この様な場合には、まずエピタキシ ャル成長層の表面側に支持基板を接着しておき、次に結 晶基板近傍の平坦な界面を舞出させて最終的な接着面と して利用すればよい。支持墓板の接着法としては本発明 有機接着性物質。例えばポリイミドなどを用いればよ

【0031】またS:基板と!nP基板上の箱層構造同 士を貼り合わせる場合など熱膨張係敷差が大きい場合、 高温熱処理を行うと冷却後の反りが問題となる。さらに Si基板上の特定の位置にInP基板上の特定の位置を 対応させて接着したい場合なども熱処理中の位置ずれが 問題となる。この様な場合にも、支持基板を用いればそ の熱膨張係数をもう一方の基板と同じに揃えておくこと

【0032】Si超高集積回路が既に形成されたSi基 板上の一部に11!-V族化合物半導体層を接着法を用 いて形成する場合を考えると、S! 基板としては現在6 ~8 インチの大口径基板が標準であるのに対して、 jn P基板やGaAs基板では3~4インチが最大であり、 一貫したプロセスを組めず効率が悪い。そこで別の大口 径Si基板上にヘテロエビタキシャル成長したII!-V族化合物半導体層を用いて接着を行えば効率的であ る。この方法はヘテロエビタキシャル層中の欠陥減らし 20 が課題として残るものの。低温でSi超高集論回路基板 側と接着後、成長に用いたS! 基板は取除くことがで き、高温成長で発生した熱歪は除くことができる(請求 項10の発明の製造方法)。

[0033]

【実施例】以下、本発明の実施例について図面を参照し て詳細に説明する。

【0034】(実施例1)図1(a)~(c)には請求 項1の発明の一例としての製造工程を各階段における筋 面図で示した。

【0035】図1(a)に示すように例えばまずS!基 板1上に0.5 μm厚のGaAsバッファ厘2.0.5 μm厚の第一のInPコンタクト層3を成長する。さら にInP基板4上に0.5μm厚のInGaAsスペー が磨5、2μm厚の1nPデバイス層6、0.5μm厚 の第二の [n.Pコンタクト層7を成長する。成長には [!【族有級金属原料としてトリエチルガリウム(TE G)、トリエグルアルミニウム (TEA) およびトリメ チルインジウム(TMIn)、V族原料としてはアルシ ン(As H。) およびホスフィン (PH。) を用いた有

【0036】次に図1(b)に示すように硫酸系密およ びHFによる表面処理を行った後、Si基板1および! nP基板4上の債層構造を第一の!nPコンタクト層3 および第二の In Pコンタクト層7を介して表面同士で 重ね合わせ、軽い重りを載せて水素中、500℃で30 分間熱処理を行った。 このプロセスで両基板上の積層機 造が接合された。

【0037】最後に図1(c)に示すように研磨および 選択エッチングによってInP基板4およびinGaA の製造方法によるか、あるいは後の熱処理に耐えられる 50 sスペーサ層5を除去してInPデバイス層6の表面を

特開平6-349731

<u>11</u>

雰出させる。

【0038】得られた!n Pデバイス層の結晶品質を調 べるため行ったホトルミネッセンス(PL)御定からは in P基板上の成長層と遜色のない発光強度が得られ、 また発光波長のシフト、即ち!nP/S」の熱膨張係数 差に超因する熱歪も小さいことが分かった。またTEM 観察の結果、転位密度も10°cm°以下で極めて良 好な結晶品質が得られていることが分かった。

【10039】 (実施例2) 図2 (a) ~ (c) には請求 項2の発明の一例としての製造工程を各段階における断 10 て表面同士で重ね合わせ、軽い重りを載せて水素中、5

【0040】図2(a)に示すように例えばまずS.基 板1上に0.5 μm厚のGaAsバッファ屋2.0.5 um厚の第一のInP層21を成長する。さらにGaA s 墓板22上にり、5 mm厚のA | A s スペーサ層2 2 μm厚のGaAsデバイス層24、0.5 μm厚 の第二のinP層25を成長する。成長にはV族原料と してアルシン(ASH。) およびホスフィン(PH。) を用いたガスソース分子領エピタキシャル成長法 (M.B. E法)を用いた。

【0041】次に図2(b)に示すよろに600°C以 下、450℃以上の適当な温度に加熱して、第一の!n P層21および第二の!nP層25からPを脱離させて 第一の金属! n層26 および第二の金属! n層27に変 換する。

【0042】次に図2(c)に示すように!nの融点、 約157℃以上でS:基板1およびGaAs基板22上 の債層機造を第一の金属 I n層26 および第二の金属 i n層27を介して圧着する。最後に研磨および選択エッ サ層23を除去してGaAsデバイス層24の表面を露 出させる。

【0043】本実施例で得られたGaAsデバイス層の 結晶品質も、PL測定およびTEM観察からGaAs基 板上の成長層と避色のないことが分かった。また金属! n層を介して圧着する本実能例では発光波長のシフトも なく歪は完全に緩和されていることが分かった。

【0044】実施例1では熱歪は残るが共有結合界面を 形成するため極めて強い接着強度が得られる。一方、実 施例2の金属 In 層を介して圧着する方法では接着強度 40 【0052】さらに本葉縮例で得られた in Pデバイス は低下するものの歪を完全に緩和することが可能であ

【0045】(実施例3) 図3 (a) ~ (e) には請求 項6の発明の一例としての製造工程を各段階における所 面図で示した。

【0046】図3(a)に示すように、例えばまず!n P墓板4上にり、5 mm厚の第一のInGaAsスペー サ層31、0.5 μ m厚の第一の! n Pコンタクト層 3. 2 mm厚のIn Pデバイス層 6. 0. 5 mm厚の第 二のInGaAsスペーサ屠32、0.5μm厚の第三 50 二のInGaAsスペーサ屠32、0.5μm厚の第一

のInPコンタクト層33を成長する。成長にはガスソ ースMBE法を用いた。また!nP支持基板34上に 5 μ m厚の第四の i n P コンタクト層 3 5 を成長す る。 さちにGaAs 基板22上にO. 5 um厚の第二の inPコンタクト層でを成長する。

【0047】次に図3(b)に示すよろに硫酸系液およ びHFによる表面処理を行った後、InP基板4および in P支持基板34上の積層構造を第三のin Pコンタ クト層33および第四のInPコンタクト層35を介し 00℃で30分間熱処理を行った。このプロセスで両基 板上の荷層構造が接合された。

【10048】次に図3(c)に示すように研磨および選 択エッチングによって!nP基板4および第一のInG aASスペーサ層31を除去し、第一のinPコンタク ト層3の下表面を露出させる。

【0049】次に図3(d)に示すように硫酸系液およ びHFによる表面処理を行った後、GaAs基板22上 および!nP支持基板34上の綺層構造を第二のInP 20 コンタクト層?および第一の!nPコンタクト層3を介 して表面同士で重ね合わせ、軽い重りを載せて水素中、 500℃で30分間熱処理を行った。このプロセスで両 基板上の箱層構造が接合された。

【0050】最後に図3(e)に示すように研磨および 選択エッチングによってLnP支持基板34、第四のi nPコンタクト層35、第三のInPコンタクト層3 3. 第二の!n GaAsスペーサ層32を除去して!n Pデバイス層6の表面を露出させる。

【10051】本実施例でInP基板4上に成長した多層 チングによってG8AS基板22およびA!ASスペー 30 構造の最上層。第三の!nPコンタクト層33の表面に は結晶欠陥あるいは付者ゴミ等による最大1~2μμ径 の突起が数十~数百個 c m * の密度で分布していた。 そのため図3 (b) の in P基板4と In P支持基板3 4上の領層構造同士の接合では界面にボイドが残り、接 着強度も弱かった。しかし図3(c)で研磨および選択 エッチングによって露出させた第一の【nPコンタクト 層3の下表面には突起はほとんどなく。その後の後合で も界面にボイドが残ることもなく接着強度も十分強いも のが得られた。

> 層の結晶品質も、PL測定およびTEM観測からInP 基板上の成長層と選色のないことが分かった。

【0053】(実施例4)図4(a)~(e)には請求 項6の発明の別の一例としての製造工程を各段階におけ る断面図で示した。

【0054】図4(a)に示すように、例えばまず!n P墓板4上にり、5μm厚の第一のInGaAsスペー サ層31、0.5μm厚の第一の!nPコンタクト層 3. 2 mm厚の In Pデバイス層 6. (). 5 mm厚の第

のInP層21を成長する。成長にはガスソースMBE

法を用いた。

13

【0055】またS:支持基板41上に0.5µm厚の GaAsバッファ暦2、0.5 μm厚の第二のInP層 25を成長する。

【0056】さらにS!蟇板1上に2μm厚のGaAs デバイス層24. 0. 5μm厚の第二の1nPコンタク ト層?を成長する。

【0057】次に図4(b)に示すよろに600℃以 下、450℃以上の適当な温度に加熱して、第一の1m 10 外の1mSb層を除去する。 P層21および第二のInP層25からPを脱離させて 第一の金属 i n層26 および第二の金属 i n層27に変 換する。

【0058】次に図4 (c) に示すように [nの融点約 157 C以上でIn P基板4およびSi支持基板41上 の積層構造を第一の金属【 n 層 2 6 および第二の金属 ! n層27を介して圧着する。さらに研磨および遺紀エッ チングによってInP基板4および第一のInGaAs スペーサ層31を除去し、第一の「n Pコンタクト層3 の下表面を奪出させる。

【0059】次に図4(d)に示すように硫酸系液およ びHFによる表面処理を行った後、Si基板1上および Si支持基板41上の補層構造を第二のinPコンタク ト層でおよび第一のinPコンタクト層3を介して表面 同士で重ね合わせ、軽い重りを載せて水素中、500℃ で30分間熱処理を行った。このプロセスで両基板上の 領層構造が接合された。

【0060】最後に図4 (e) に示すように研磨および 選択エッチングによってSi支持基板41、GaAsバ ッファ暦2、第二の金属In層27.第一の金属In層 30 26. 第二のInGaAsスペーサ層32を除去してi n Pデバイス層6の表面を認出させる。

【0061】本実施例で得られた!nPデバイス層の結 晶品質も、PL測定およびTEM観察からInP基板上 の成長層と遜色のないことが分かった。

【0062】ところでSi支鈴基板41上、および!n P墓板4上の債暑構造の接着を実施例1のように高温熱 処理で行うと、熱膨張係敷差が大きく厚い基板同士であ るため、冷却後の基板の反りは避けられない。しかし本 の反りはほとんどなく、次の接着工程への無影響はな Ļ.

【0063】さらに5!支持基板41上に1回目の接着 工程で移動したInPデバイス層6とS!基板1上のG 8ASデバイス層24のある特定の水平位置同士を揃え て接着したい場合などでも、両基板ともS!であるため 熱処理中の熱膨張係数差による位置すれの問題が生じな

【0064】 (実施例5) 図5 (a) ~ (d) には請求 項10の発明の一例としての製造工程を各段階における 50 結晶品質が得られていることが分かった。

断面図で示した。

【0065】図5(a)に示すように例えばまず第一の Si墓板51上にはAI多層配線層を含む最大3μ血厚 のSiデバイス構造層52が形成され、その一部には第 一のS:基板51の表面が露出した開口部が設けられて いる。まずこの開口部に露出した第一のS! 基板51の 表面に0.5μm厚の第一の1mSDコンタクト層53 を成長する。S Dソースセルを追加したガスソースMB E法を用いて成長後、第一のSI基板51の表面部分以

【0066】次に第二のSi基板54上に0.5 μm厚 のGaAsバッファ暦2を成長し、さらに()。 7μm厚 の第一のGaAsデバイス層55を、途中900℃~4 50℃の熱サイクルアニールを2回ほど行いながら成長 し、次にinGaAs/GaAs歪超絡子磨56(in e. : Gae. : As: 10nm, GaAs: 20n m. X10周期)、0.5 μm厚のA1Asスペーサ層 23を成長し、さらに例えば3 um厚の第二のG a A s デバイス層57を成長し、最後に0.5μm厚の第二の 20 「nSbコンタクト層58を成長する。

【0067】次に図5(b)に示すようにパターニング したS!О、贖59をマスクとして第二のS! 芸板54 上の化合物半導体圏をエッチングレメサを形成する。メ ゲの水平面内での位置は第一のS! 墓板5! に設けられ た開口部の位置と一致するようにする。第二のSi基板 54上に多層構造を成長した段階では熱膨張係数差によ る熱歪のため全体に反っているが、メサを形成すること で平坦化する。

【0068】次に図5 (c)に示すようにS10。膜5 9を除去後、第一のSi基板51および第二のSi基板 54上の論層構造を関口部内に設けられた第一の In S bコンタクト層53およびメサ上の第二の!n S bコン タクト隠58を介して表面同同士で重ね合わせ、軽い重 りを載せて水素中、InSbの融点約525℃以上で5 **秒間の短時間ランブ加熱を行った。このプロセスで両基** 板上の満層模造が接合された。

【0069】最後に図5(d)に示すように研磨および 選択エッチングによって第二のS! 墓板54、GaAs バッファ暦2、第一のGaAsデバイス層55、InG 実施例では金属In層を介して低温で接着するため基板 40 8As/GaAs歪超格子磨56、A1Asスペーサ層 23を除去して第二のGaAsデバイス層57の表面を 雰出させる。

> 【0070】本実施例で得られたGaAsヂバイス層の 結晶品質も、PL測定ではGaAs 芸板上の成長層とほ ば遜色のない発光強度が得られた。また発光波長のシフ 一トも小さく熱歪みはほぼ緩和されていることが分かっ た。これはメサ形成によるバターニング、さに第二のS 1 華板5.4 を除去したことによる。またTEM観察の結 早、転位密度も多くて10°~10°cm-1と良好な

【0071】本実施例では第二のSi基板54上に直接 エピタキシャル成長して形成した化合物半導体結晶を第 一のS! 基板5 1上に接着送で移動するため、例えば8 インチの大口径S! 基板を用いる通常のS! 超しS!プ ロセスともそのまま整合をとることができる。

15

【0072】また!nSbコンタクト層を極く短時間の 熱処理で解時に溶融、接着するため、A!配線への影響 は最小限に抑えることができ、さらに基本的に共有結合 界面を形成するため接着強度も強い。

【0073】本実施例では第一のSi 基板51の表面が 10 露出した関口部に第一の【nSbコンタクト層53を形 成したが、Siデバイス構造圏52中に結晶層が存在す ればその表面が舞出した開口部でもよく、あるいは第一 のSi基板51の表面からさらにエッチングを施して得 た表面に形成してもよい。

【0074】また第一のInSbコンタクト層53を関 口部内のみに形成したが、全面に形成しておいて開口部 内のみ利用してもよく、また関口部表面以外の表面に形 成したSIO。マスクを用いてMOCVD法などで選択 成長してもよい。

【0075】またメサエッチング用。さらに上記選択成 長用のマスクとしては、SiO、膜以外の例えばA!N やSi.N.などの非晶質膜を用いても良く、その他メ サエッチング用としては半導体結晶や金層、またレジス ト膜など有機物を用いてもよい。

【0076】また!nSbコンタクト層の溶融に他の方 法を用いてもよく、例えば【nSb層のみに吸収される 適当な波長の光を照射すれば!nSbのみを加熱、溶融 して接着することもでき、A!配線への影響は完全に抑 えられ、またこの接着プロセス自身による熱歪の発生も 30 23 AIASスペーサ層 回避することができる。

【0077】以上の5つの実施例で成長法としてガスソ ースMBE法またはMOCVD法を用いたが、他の例え ばハロゲン輸送法などを用いても良い。

【0078】また実施例2および4で金属!血層を介し て上下層を圧着する際に、Inの融点約157°C以上に 加熱したが、他の例えば超音波振動を与える方法などを 用いても良い。また金属層としてはⅠηP→Ⅰηと変換 が容易な金属Inを用いたが、例えばGaを添加して! nGaP→in-Ga台金と変換しても良い。Ga添加 46 4.1 S」支持基板 によってPの監修は遅くなるが、in-Ga合金の融点 を下げることができる。

【0079】5つの実施例ではS! 基板上へ!nP層あ るいはGaAs層を形成する場合、またGaAs基板上 へ In P層を形成する場合などを例に説明したが、 IV 族墓板がGeやSi、Ge..、混晶、またSi.Ge ... 泥晶のエビ層を有する場合、また!!!- V族基 板がInPやGaP、また混晶の場合、さらに形成する III-V族化合物半導体層が他のInAsやGaP、 またInGaPなど混晶の場合、また複数種類のIII 50

- V族化合物半導体層が混在する場合にも広く本発明を 適用することができる。

16

【0080】また接着方法についても目的に合わせて5 つの実施例とは異なる組合わせを採用してもよい。例え ばしれSりコンタクト層を溶融せず、融点以下で適当な 時間熱処理するだけで接着してもよい。また実態例3お よび4における支持基板の接着方法としては耐熱性の有 機接着性物質、例えばボリイミドなどを用いてもよい。 [0081]

【発明の効果】以上のように本発明によれば!V族ある いは【!!-V族格子不整合基板上に高品質な【【!-V族化合物半導体単結晶層を有する複合型半導体積層機 造を低温で実現できる。


【図面の簡単な説明】

- 【図1】本発明の実施例の工程を示す断面図である。
- 【図2】本発明の実施例の工程を示す断面図である。
- 【図3】本発明の実施例の工程を示す断面図である。
- 【図4】本発明の実施例の工程を示す断面図である。
- 【図5】本発明の実施例の工程を示す断面図である。 20 【符号の説明】

1 S ! 基板

- 2 GaAsバッファ層
- 3 第一の in Pコンタクト層
- 4 In P基板
- 5 In GaAsスペーサ層
- 6 In Pデバイス圏
- 7 第二のin Pコンタグト層
- 21 第一のInP層
- 22 GaAs 華板
- - 24 GaAsデバイス層
 - 25 第二のInP層
 - 26 第一の金属! n層
 - 27 第二の金属! n層
 - 31 第一のInGaAsスペーサ層
 - 32 第二のInGaAsスペーサ層
 - 33 第三のInPコンタクト層
 - 34 InP支持基板
 - 35 第四のInPコンタクト層


 - 51 第一のSi基板
 - 52 Sェデバイス構造層
 - 53 第一の【nSbョンタクト層
 - 54 第二のSi基板
 - 55 第一のGaAsデバイス層
 - 56 in GaAs/GaAs歪超格子層
 - 57 第二のGaAsデバイス圏
 - 58 第二のInSbコンタクト層
 - 59 S:О. 頭




(11)

待開平6-349731







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

= -1-000 m m m m get menuu ou uz not m m to m m m m m m m m m m m m m m m
☐ BLACK BORDERS
\square image cut off at top, bottom or sides
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.